nbsp; 硬件架构层面，当前 AI 系统高度依赖先进逻辑芯片与高带宽内存（HBM）的整合。为满足未来 AI 推理对低延迟、高带宽数据读取的严苛要求，台积电正与内存厂商深度合作，后续将采用 3DIC 技术，把 DRAM 直接堆叠在运算逻辑芯片上方，以此突破内存传输瓶颈。此外，面向多芯片集成的行业趋势，除 3D 堆叠技术外，张晓强着重强调了共封装光学（CPO）技术的重要性，并直言未来超高速
当前文章：http://dc2.lianyueke.cn/m2k/lo3u2.html
发布时间：06:30:08
